About the Job | 직무 소개

• 신규 SoC 과제의 설계 및 공정 관점에서 기술적 타당성 검토

• Architecture, RTL, IP, Design Constraint 및 PPA 분석을 통한 설계 품질 확보

• 신규 공정 및 PDK, Standard Cell, Memory 등 설계 인프라 검토

• Foundry 및 내부 설계팀과 협업하여 최적의 설계·공정 Solution 도출

Key Responsibilities | 주요 업무

Design Technology | 설계기술

• 신규 과제 기술 타당성 검토 (Fmax, Gate Count, Memory 구성, Die Size, Power)

• 외부 IP 도입 사양 분석 및 Configuration 검토

• 설계 제약조건 (SDC / UPF) 작성 및 검증

• 고객 RTL 품질 점검 (Synthesis, CDC / RDC, DFT, Low-power 구조)

• Architecture 선택에 따른 PPA 영향 분석

• SoC / RTL 설계와 Physical Implementation 간 주요 기술 이슈 분석

Process Technology | 공정기술

• 공정 Node별 Device / Parasitic / Library 특성이 PPA에 미치는 영향 분석

• 공정별 PPA Benchmarking 및 경쟁 공정 비교

• 신규 공정 선행 검토 (PDK, Standard Cell, Memory Compiler, Foundry IP)

• 공정 Option 검토 (Multi-Vt, BEOL, RF, Back-bias 등)

• PDK 및 Standard Cell / Memory Compiler 특성 검토

• Foundry 기술 창구 역할 (PDK 수급, 공정 Option 협의 및 기술 이슈 대응)

Qualifications & Core Competencies | 자격요건 및 핵심역량

• 전기·전자·컴퓨터·재료·반도체공학 등 관련 전공 학사 이상

• 반도체 설계 또는 설계·공정 관련 실무 경력 5년 이상

• ASIC / SoC Design Flow에 대한 전반적인 이해

• RTL / Synthesis / STA 또는 Physical Implementation에 대한 이해

• PDK 및 Standard Cell / Memory 등 설계 인프라에 대한 이해

• PPA (Power, Performance, Area) 분석 및 기술적 이슈 해결 역량

• Linux 설계 환경 및 Tcl Scripting 활용 역량

Preferred Qualifications | 우대사항

• Foundry 또는 Design Solution Partner (DSP) 근무 경험

• ARM CPU 등 대형 IP Integration 또는 Hardening 프로젝트 경험

• ARM / RISC-V SoC 설계 경험

• SDC / UPF 작성 및 Constraint 검증 경험

• 신규 공정 PDK Enablement 또는 선행 검토 경험

• Standard Cell / Memory Compiler 특성 평가 또는 Library Characterization 경험

• Advanced Node 기반 SoC 설계 또는 공정 대응 경험

• RF 공정 또는 2.5D / 3D Advanced Packaging 대응 경험

Location | 근무지

• HQ Office (Bundang-gu, Seongnam-si, Gyeonggi-do) | 본사 (경기도 성남시 분당구)

How to Apply | 지원방법

• Required Document | 필수 제출서류: 첨부된 당사 지정 이력서 양식

• Optional Documents | 선택 제출서류: 포트폴리오 등 직무 관련 추가 자료

• How to Apply | 지원방법: 아래 "Apply" 버튼을 통해 제출