About the Job | 직무 소개

• ARM Cortex 기반 CPU Hardening 과정에서 Timing / Power 분석을 기반으로 Placement 및 Register 구조 최적화

• Timing, Power, Area 간 Trade-off 분석을 통한 목표 PPA (Power, Performance, Area) 달성

• Advanced Node 기반 High-performance CPU / SoC의 Physical Design 및 Timing Closure 수행

Key Responsibilities | 주요 업무

• ARM Cortex Core / DSU 기반 Hardening

• PrimeTime 기반 STA 및 Timing ECO

• Setup / Hold / Skew / Transition / Capacitance 분석 및 개선

• Synthesis-P&R Iteration을 통한 Physical-aware Timing Closure

• PPA 분석 및 최적화

• Timing-driven / Congestion-driven Placement Optimization

• Clock Power 및 Dynamic Power 절감을 위한 Physical Optimization

• Critical Path 분석 및 Frequency 향상을 위한 Physical Optimization

• Cell Sizing / Vt Optimization / Buffering 등을 통한 Timing-Power Trade-off 최적화

• Multi-bit Flip-Flop (MBFF) Banking / Debanking 및 Register Placement 최적화

Qualifications & Core Competencies | 자격요건 및 핵심역량

• ASIC / SoC Timing Closure 및 PPA Optimization 관련 실무 경력 5년 이상

• PPA 최적화 경험 및 Timing-Power-Area 간 Trade-off 분석 역량

• Timing Closure 및 Critical Path 분석 경험

• Timing-driven Placement 및 Physical Optimization 경험

• STA 기반 Setup / Hold Timing Debug 경험

• Standard Cell / Vt / Buffer / Clock Tree 특성에 대한 이해

Preferred Qualifications | 우대사항

• ARM Cortex-A55 / A76 / A78 또는 유사 CPU Core Hardening 경험

• ARM DSU 및 CPU Cluster Physical Design 경험

• High-frequency CPU / SoC Timing Closure 경험

• MBFF / Register Banking / Register Clustering 최적화 경험

• Low-Power Design 및 Power Optimization 경험

• 7nm / 5nm / 4nm 이하 Advanced Node 경험

• SRAM Compiler Macro를 포함한 CPU Core Floorplan 경험

• Physical-aware Synthesis 및 Logic / Physical Co-optimization 경험

Location | 근무지

• HQ Office (Bundang-gu, Seongnam-si, Gyeonggi-do) | 본사 (경기도 성남시 분당구)

How to Apply | 지원방법

• Required Document | 필수 제출서류: 첨부된 당사 지정 이력서 양식

• Optional Documents | 선택 제출서류: 포트폴리오 등 직무 관련 추가 자료

• How to Apply | 지원방법: 아래 "Apply" 버튼을 통해 제출